ID bài viết: 000083196 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 26/12/2018

Lỗi(18510): Không thể < ovSOFTPCIE_TxP kênh chính PIPE > tại vị trí kênh HIP < PIN_xxxx > yêu cầu thời gian.

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Bạn có thể thấy lỗi này, khi biên dịch bộ thu phát Intel® Stratix® 10 L-Tile/H-Tile PHY riêng trong cấu hình Gen3 PIPE* nhắm mục tiêu đến các thiết bị Intel® Stratix® 10 cấp tốc độ -2/-3 sử dụng IP cứng Intel® Stratix® 10 cho vị trí chân PCI* Express.

    Độ phân giải

    Để giải quyết vấn đề này, hãy thay đổi vị trí bộ thu phát để tránh những vị trí được IP cứng Intel® Stratix® 10 sử dụng hoặc thay đổi cấp tốc độ thiết bị thành -1.

    Lỗi này sẽ được báo cáo khi sử dụng phiên bản Intel® Quartus® Prime Pro phiên bản 17.0, 17.1and 18.0 khi nhắm đến cấp tốc độ -2 hoặc -3.

    Lỗi này đã được khắc phục bắt đầu từ Intel® Quartus® Prime phiên bản Pro 18.1.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 4 sản phẩm

    FPGA Intel® Stratix® 10 GX
    FPGA SoC Intel® Stratix® 10 SX
    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.