ID bài viết: 000083194 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 14/08/2018

Tại sao IP cứng Intel® Arria® 10 PCIe* không đặt bit khóa mẫu khi nhận được mẫu tuân thủ đã sửa đổi trong trạng thái tuân thủ LTSSM=Lưu ý?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    IP cứng Intel® Arria® 10 Cyclone® 10 cho PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Sự cố quan trọng

Mô tả

Theo thông số kỹ thuật CỦA PCIe*, khi PCIe* RootPort hoặc EndPoint ở trạng thái tuân thủ tuyên bố LTSSM, nó nên đặt bit khóa mẫu trong dữ liệu được truyền khi nhận được mẫu tuân thủ đã sửa đổi và khóa vào mẫu.

Do một lỗi trong IP cứng PCIe* Intel® Arria® 10, nó sẽ không bao giờ khóa mẫu tuân thủ đã sửa đổi.  IP cứng Intel® Arria® 10 PCIe* yêu cầu mẫu dữ liệu 4a_bc_b5_bc {K28.5, D10.2, K28.5, D21.5 } là một trong các trình tự sau:

1. bc_4a_b5_bc {K28.5, D10.2, D21.5, K28.5 }

2. bc_bc_4a_b5 {K28.5, K28.5, D10.2, D21.5 }

3. b5_bc_bc_4a {D21.5, K28.5, K28.5, D10.2 }

4. 4a_b5_bc_bc {D10.2, D21.5, K28.5, K28.5 }

Độ phân giải

Không có giải pháp khắc phục sự cố này. Ứng dụng người dùng nên nhận thức được giới hạn và chăm sóc các tình huống này.

Vấn đề này sẽ không được khắc phục trong bản phát hành trong tương lai của phần mềm Intel® Quartus® Prime.

Các sản phẩm liên quan

Bài viết này áp dụng cho 5 sản phẩm

FPGA Intel® Arria® 10 và FPGA SoC
FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 GT
FPGA SoC Intel® Arria® 10 SX
FPGA Intel® Cyclone® 10 GX

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.