Nếu bạn tạo ra bộ điều khiển bộ nhớ hiệu suất cao DDR2 SDRAM từ MegaWizard để giao diện DIMM trên Stratix® Bộ phát triển III, bạn sẽ nhận thấy rằng bạn sẽ không đạt được giai đoạn hiệu chỉnh và sẽ không thể vào chế độ người dùng.
Khi bạn tạo bộ điều khiển DDR2 SDRAM, tệp SDC (_phy_ddr_timing.sdc) được tạo ra có giá trị mặc định là 0,00 cho tham số t(additional_addresscmd_tpd) là tham số cho địa chỉ/lệnh để đếm xung trên bo mạch.
set t(additional_addresscmd_tpd) 0,000
Đối với bảng phát triển FPGA III Stratix, giá trị này là 0,750, do đó bạn sẽ phải thay đổi giá trị từ 0,00 đến 0,750 trong tệp SDC.
set t(additional_addresscmd_tpd) 0,750
Cập nhật tập tin SDC và biên dịch lại Quartus® Dự án phần mềm II, DDR2 SDRAM DIMM sẽ vượt qua giai đoạn hiệu chỉnh và giao diện sẽ hoạt động chính xác.