Khi sử dụng IP cứng E-tile cho Ethernet Intel® FPGA IP ở chế độ 10G/25G, tại sao các gói tin dạng trục trặc được phát hiện sau khi assertion tín hiệu o_sl_tx_lanes_stable?

Do sự cố với phần mềm Intel® Quartus® Prime phiên bản 18.0 trở lên, các gói dạng hỏng húi có lỗi CRC có thể được phát hiện trong bộ đếm thống kê MAC khi truyền các gói tin sử dụng IP cứng E-tile cho Ethernet Intel® FPGA IP ở chế độ 10G/25G sau khi xác định tín hiệu o_sl_tx_lanes_stable.

Để xử lý vấn đề này trong phần mềm Intel® Quartus® Prime phiên bản 18.0 và cũ hơn, hãy chờ các chu kỳ đồng hồ 46610 trong mô phỏng hoặc chu kỳ đồng hồ 163840 trong phần cứng sau khi xác định tín hiệu o_sl_tx_lanes_stable sau khi đặt lại liên kết hoặc bật nguồn trước khi truyền các gói dữ liệu juthernet đến IP cứng E-tile cho Ethernet Intel® FPGA IP ở chế độ 10G/25G.

Sự cố này đã được khắc phục từ Intel® Quartus® Prime Pro phiên bản 18.0.1.