Tại sao giao diện Intel® Arria® 10 hoặc Intel® Cyclone® 10 Avalon®-MM DMA 128-bit cho PCIe* cảnh báo về chính DMA không thể ghi một cách an toàn vào phụ nữ DTS?

Thiết kế Intel® Arria® PCIe* giao diện Intel® Cyclone® 10 Avalon®-MM DMA 128-bit tạo ra hai cảnh báo:

Cảnh báo: pcie_example_design. DUT.dma_rd_master/DUT.rd_dts_slave: Trình điều khiển chính DUT.dma_rd_master không thể ghi một cách an toàn cho DUT.rd_dts_slave, vì độ rộng dữ liệu chính hẹp hơn độ rộng dữ liệu phụ. Thêm hỗ trợ byteenable cho nô lệ để hỗ trợ ghi an toàn từ một bậc thầy hẹp.

Cảnh báo: pcie_example_design. DUT.dma_rd_master/DUT.wr_dts_slave: Trình điều khiển chính DUT.dma_rd_master không thể ghi một cách an toàn vào DUT.wr_dts_slave thụ động, vì chiều rộng dữ liệu chính hẹp hơn độ rộng dữ liệu phụ. Thêm hỗ trợ byteenable cho nô lệ để hỗ trợ ghi an toàn từ một bậc thầy hẹp.

Sự vắng mặt của kích hoạt byte trong giao diện DTS 256-bit thụ động không gây ra vấn đề chức năng với lõi DMA 128-bit chính. Bộ điều khiển DMA luôn yêu cầu một số thậm chí là 128-bit từ cho máy chủ.  Khi hoàn thành dữ liệu trả về, logic IP kết hợp dữ liệu 128 bit thấp và cao tạo thành dữ liệu 256 bit trước khi gửi đến DTS.  Do đó, không cần sử dụng tính năng che bật byte.

Những cảnh báo này có thể được bỏ qua một cách an toàn.

Vấn đề này sẽ không được khắc phục trong bất kỳ phiên bản phần mềm Intel® Quartus® Prime nào trong tương lai.