Lập trình Quartus® II hỗ trợ lập trình các thiết bị cấu hình nối tiếp thông qua JTAG và Serial Flash Loader có mật độ cao hơn thiết bị mà tệp .jic ban đầu nhắm mục tiêu. Ví dụ: tệp .jic được nhắm mục tiêu đến thiết bị EPCS64 có thể được sử dụng để lập trình một thiết bị EPCS128 bằng cách sử dụng lập trình Quartus II.
Các tệp SVF và JAM được tạo từ tệp .jic chỉ có thể được sử dụng để lập trình thiết bị được nhắm mục tiêu.
Lập trình Quartus II sẽ cho phép thiết bị EPCQ256 được lập trình bởi một tệp .jic nhắm mục tiêu ở mật độ thấp hơn. Trong trường hợp này, FPGA hình của bạn có thể bị lỗi do sự khác biệt về định dạng dữ liệu cho các thiết bị 256Mb hoặc lớn hơn.
Quartus II prgrammer dự kiến sẽ được cập nhật để không cho phép lập trình các thiết bị EPCQ256 bằng cách sử dụng các tệp .jic dành cho các thiết bị có mật độ thấp hơn.