IP cứng Altera® Avalon® MM cho PCI Express® được tạo bằng Quartus® II phiên bản 14.0 trở về trước cho thấy thông lượng thấp hơn khi Cấu hình qua Giao thức (CvP) được bật. Sự cố xảy ra do bộ đếm tín dụng trong IP cứng PCIe và cầu Avalon-MM không được đồng bộ hóa.
Đối với CvP, phần ngoại vi PCIe được nạp trước khi vải được lập trình. Sau khi thiết bị ngoại vi được lập trình, FPGA sẽ truyền và nhận các gói PCIe. Sự tương tác này làm tăng bộ đếm tín dụng trong IP cứng PCIe. Ngay sau đó, vải được tải với các giá trị bộ đếm tín dụng mặc định, gây ra sự không khớp giữa hai quầy.
Sự cố này dự kiến sẽ được khắc phục trong bản phát hành tương lai của phần mềm Quartus® II.
Để khắc phục sự cố này trong Quartus® II phiên bản 14.0 và trước đó, thực hiện thay đổi sau trong RTL.
Trong tệp altpciexpav_stif_tx_cntrl.v, thay đổi dòng sau từ:
np_header_avail_reg <= np_header_avail;
Để:
np_header_avail_reg <= 1'b1;