ID bài viết: 000082950 Loại nội dung: Cài đặt & Thiết lập Lần duyệt cuối: 17/12/2018

Lỗi: không add_fileset_file tập tin như vậy <quartus_installation_directory>/0002_pcie_s10_hip_ast_0_gen/ip/pcie_example_design/pcie_example_design_DUT/altera_xcvr_fpll_s10_htile_181/sim/docs/pcie_example_design_DUT_altera_xcvr_fpll_s10_hti...

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP cứng Avalon-ST Intel® Stratix® 10 cho PCI Express*

    • All

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do có vấn đề trong Giao diện Ảo hóa I/O I/O gốc đơn (SR-IOV) Intel® Stratix® 10 Intel® Stratix® 1 Avalon 0 cho PCI Express* phiên bản 18.1, bạn có thể quan sát lỗi này khi tạo ví dụ thiết kế trong Hệ điều hành Windows*.

    Lỗi: add_fileset_file: Không có tệp /0002_pcie_s10_hip_ast_0_gen/ip/pcie_example_design/pcie_example_design_DUT/altera_xcvr_fpll_s10_htile_181/sim/docs/pcie_example_design_DUT_altera_xcvr_fpll_s10_htile_181_rrbjwya_parameters.csv/pcie_example_design_DUT_altera_xcvr_fpll_s10_htile_181_rrbjwya_parameters.csv

    Độ phân giải

    Để giải quyết vấn đề này, tạo ra thiết kế ví dụ trong HĐH Linux.

    Lỗi này được dự kiến sẽ được khắc phục trong bản phát hành trong tương lai của phần mềm Intel® Quartus® Prime Phiên bản Pro.
     

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 4 sản phẩm

    FPGA Intel® Stratix® 10 GX
    FPGA SoC Intel® Stratix® 10 SX
    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.