ID bài viết: 000082945 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 12/11/2013

Định nghĩa của tín hiệu SPI được chuyển từ khối Hệ thống con bộ xử lý cứng (HPS) sang FPGA trong Cyclone V SoC và thiết bị SoC Arria V là gì?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Tài liệu hiện tại không xác định tất cả các tín hiệu SPI được chuyển từ khối HPS sang khối FPGA trong Cyclone® SoC V và Các Arria® Thiết bị SoC V.  

Độ phân giải Mô tả và sử dụng tín hiệu giao diện SPI như sau.

 

spim0_txd//1 bit dữ liệu đầu ra
spim0_rxd/1 bit dữ liệu đầu vào
spim0_ss_in_n // Ở chế độ chính, tín hiệu này có thể được sử dụng để chỉ ra nội dung chính trên bus.
Bạn có thể buộc nó cao, i
f chức năng này không được sử dụng
spim0_ss_oe_n //1 bit dữ liệu cho phép - sử dụng nó để trạng thái ba trạng thái bus txd
spim0_ss_0_n // đầu ra thụ động chọn
spim0_ss_1_n // đầu ra thụ động chọn
spim0_ss_2_n// đầu ra thụ động chọn
spim0_ss_3_n // đầu ra thụ động chọn

Thông tin này sẽ được cập nhật trong bản phát hành trong tương lai của sổ tay thiết bị.

 

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA SoC Arria® V SX

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.