Tài liệu hiện tại không xác định tất cả các tín hiệu SPI được chuyển từ khối HPS sang khối FPGA trong Cyclone® SoC V và Các Arria® Thiết bị SoC V.
spim0_txd//1 bit dữ liệu đầu ra
spim0_rxd/1 bit dữ liệu đầu vào
spim0_ss_in_n // Ở chế độ chính, tín hiệu này có thể được sử dụng để chỉ ra nội dung chính trên bus.
Bạn có thể buộc nó cao, if chức năng này không được sử dụng
spim0_ss_oe_n //1 bit dữ liệu cho phép - sử dụng nó để trạng thái ba trạng thái bus txd
spim0_ss_0_n // đầu ra thụ động chọn
spim0_ss_1_n // đầu ra thụ động chọn
spim0_ss_2_n// đầu ra thụ động chọn
spim0_ss_3_n // đầu ra thụ động chọn
Thông tin này sẽ được cập nhật trong bản phát hành trong tương lai của sổ tay thiết bị.