ID bài viết: 000082938 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Tại sao báo cáo xác minh chính thức của tôi có kết quả vô song khi thiết kế của tôi sử dụng bộ phân tích logic SignalTap II?

Môi Trường

  • Xác nhận
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Nếu thiết kế của bạn sử dụng bộ phân tích logic SignalTap® II, các báo cáo xác minh chính thức sẽ bị sai lạc. Quy trình xác minh chính thức Quartus® II không được hỗ trợ với CADence Conformal LEC nếu bạn sử dụng trình phân tích logic SignalTap II trong thiết kế của mình.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Stratix® II

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.