Bạn có thể thấy các lỗi sau đây trong giai đoạn phân tích & tổng hợp cho bộ điều khiển dựa trên DDR3 UniPHY với hệ thống bộ xử lý cứng (HPS) trong Trình thiết kế nền tảng:
Lỗi: DATAIN cổng đầu vào trên atom "{hierarchy}.config_1", là một cyclonev_io_config nguyên thủy, không được kết nối và/hoặc định cấu hình một cách hợp pháp
Thông tin (129003): DATAIN cổng đầu vào được điều khiển bởi một tín hiệu không đổi, nhưng Trình biên dịch mong đợi cổng đầu vào này được kết nối với một tín hiệu thực
Lỗi: Cổng đầu vào ENA trên atom "{hierarchy}.config_1", là một cyclonev_io_config nguyên thủy, không được kết nối và/hoặc định cấu hình một cách hợp pháp
Thông tin (129003): Cổng đầu vào ENA được điều khiển bởi một tín hiệu không đổi, nhưng Trình biên dịch mong đợi cổng đầu vào này được kết nối với một tín hiệu thực
Lỗi: CẬP NHẬT cổng đầu vào trên atom "{hierarchy}.config_1", là một cyclonev_io_config nguyên thủy, không được kết nối và/hoặc định cấu hình một cách hợp pháp
Thông tin (129003): CẬP NHẬT cổng đầu vào được điều khiển bởi một tín hiệu không đổi, nhưng Trình biên dịch mong đợi cổng đầu vào này được kết nối với một tín hiệu thực
Sự cố này xảy ra khi sử dụng thế hệ bị trì hoãn của Trình thiết kế nền tảng, nơi bộ điều khiển DDR3 được tạo ra nhanh trong quá trình biên dịch. Phương pháp chính xác để biên dịch đúng thiết kế như sau:
- Tạo hệ thống Trình thiết kế nền tảng.
- Trong hệ thống Trình thiết kế nền tảng, tạo IP bộ điều khiển DDR3.
- Bao gồm tệp .qip kết quả vào các tệp dự án của bạn và không phải tệp .qsys.