ID bài viết: 000082822 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 07/01/2019

Tại sao IP cứng E-Tile cho Ethernet Intel® Stratix® 10 FPGA IP 10GE/25GE Mẫu thiết kế được giữ lại?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP FPGA Intel® Ethernet 25G
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do có vấn đề trong E-tile Hard IP cho Thiết kế mẫu Ethernet Intel® Stratix® 10 FPGA IP 10GE/25GE, mạch ethernet được giữ lại khi khởi động và liên kết sẽ không xuất hiện.

    Độ phân giải

    Để giải quyết vấn đề này, hãy tắt thủ công thiết lập lại bằng cách mở các nguồn và đầu dò mẫu trong hệ thống và đặt bit nguồn [3:1] thành 3'b111.

    Vấn đề này dự kiến sẽ được khắc phục trong bản phát hành trong tương lai của phiên Intel® Quartus® Prime Pro.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.