ID bài viết: 000082820 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 16/04/2018

Tại sao Stratix thiết kế 10 HDMI, ví dụ thời gian khóa Rx lâu hơn?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do vấn đề với IP HDMI Stratix® 10 trong phiên bản Quartus® Prime Pro phiên bản 18.0, người dùng có thể quan sát HDMI Rx mất nhiều thời gian hơn để khóa độ phân giải HDMI 2.0 so với Ví dụ thiết kế IP Arria® 10 HDMI.

    Điều này là do sự thay đổi hành vi trong rx_std_bitslipboundary_sel của Căn chỉnh từ máy trạng thái đồng bộ trong Stratix 10 FPGA phát sinh độ trễ bổ sung gây ra HDMI IP Rx khó khăn hơn để đạt được sự liên kết nhanh chóng.

    Độ phân giải

    Không có giải pháp khắc phục.

    Sự cố này được khắc phục trong bản cập nhật Quartus® Prime Pro phiên bản 18.0 1.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.