ID bài viết: 000082816 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 26/02/2018

Tại sao Intel® Stratix® IP cứng PCIe* 10 với SR-IOV giảm các TLP hoàn thành vượt trội của các tệp PDF khác nhau sử dụng cùng giá trị thẻ?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP cứng Avalon-ST Intel® Stratix® 10 cho PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do vấn đề với IP cứng Intel® Stratix® 10 PCIe* với SR-IOV theo dõi giá trị thẻ không đúng cách trên các chức năng vật lý (PF), IP cứng sẽ loại bỏ các TLP hoàn thành tiếp theo cho một PF khác có giá trị thẻ tương tự nếu giá trị thẻ cụ thể đó đang được tích cực theo dõi cho yêu cầu không được đăng của PF khác.

     

     

    Độ phân giải

    Để giải quyết vấn đề này, hãy sử dụng một giá trị thẻ duy nhất cho các yêu cầu không được đăng tải vượt trội từ các tệp pdf khác nhau.

    Hạn chế này và giải pháp sẽ được ghi lại trong phiên bản tương lai của Giao diện I/O I/O gốc đơn cho Hướng dẫn Sử dụng Giải pháp Avalon® Intel® Stratix® PCIe* trong tương lai.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.