Tại sao không phát reset_rx_clk và reset_tx_clk của biến thể và PCS chỉ PCS cộng với biến thể PMA của Ethernet ba tốc độ Intel FPGA IP đồng bộ với tín hiệu rx_clk và tx_clk?

Tín hiệu reset_rx_clk và reset_tx_clk của biến thể chỉ PCS và biến thể PCS-plus-PMA của Intel® FPGA IP tốc độ gấp ba không được đồng bộ với tín hiệu rx_clk và tx_clk .

Bản vá sau cung cấp một giải pháp để đảm bảo rằng tín hiệu reset_rx_clk được đồng bộ với tín hiệu rx_clk và tín hiệu reset_tx_clk được đồng bộ với tín hiệu tx_clk tin.

Tải xuống phần mềm Quartus® II phiên bản 10.1 SP1 bản vá 1.77 sau:

• Phần mềm Quartus II phiên bản 10.1SP1 bản vá 1.77 cho Windows
• Phần mềm Quartus II phiên bản 10.1SP1 bản vá 1.77 cho Linux
• Phần mềm Quartus II phiên bản 10.1SP1 ReadMe cho bản vá 1.77

Thận trọng:

Bạn phải đã cài đặt phần mềm Quartus II v10.1 SP1 trước đây hoặc cài đặt phần mềm Quartus II v10.1 SP1 trước khi cài đặt bản vá này. Nếu không, bản vá sẽ không được cài đặt chính xác và phần mềm Quartus II sẽ không chạy đúng.

Sau khi bạn đã cài đặt bản vá, tái tạo lại Tốc độ Ethernet gấp Intel FPGA IP trước khi biên dịch thiết kế của mình.