ID bài viết: 000082751 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 30/10/2012

Tại sao địa chỉ PCI express không chính xác khi sử dụng cổng Tx Slave Avalon-MM trên Trình biên dịch IP cho PCI Express trong QSys?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do một lỗi trong Trình biên dịch IP cho PCI Express® trong các phiên bản 11.1, 11.1sp1 và 11.1sp2 của phần mềm Quartus® II, địa chỉ có thể không được dịch chính xác khi sử dụng trình điều khiển TX Avalon®Cổng phụ -MM để tạo ra các yêu cầu PCI Express khi tất cả các bit của ByteEnable không được hiển thị.

    Ví dụ: nếu các yêu cầu PCI Express được tạo chỉ với dword trên được bật trên cổng phụ TX Avalon-MM, yêu cầu PCI express được tạo ra sẽ là một yêu cầu dword duy nhất nhưng có địa chỉ của dword thấp hơn.

    Vấn đề này sẽ được khắc phục trong phiên bản phần mềm Quartus II trong tương lai.

    Độ phân giải

    Một bản vá có sẵn để khắc phục vấn đề này cho phần mềm Quartus II phiên bản 11.1sp1.  Tải xuống và cài đặt bản vá 1.16 từ liên kết thích hợp dưới đây.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Stratix® IV GX

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.