Có những điều cần cân nhắc với SSN khi bus Địa chỉ/Dữ liệu (AD) trên giao diện PCI mục tiêu thay đổi từ đầu ra trở trở cao (Hi-Z), trên một thiết bị Cyclone® mới.
Ví dụ, nếu một thiết Cyclone chuỗi hoạt động như thiết bị PCI mục tiêu điều khiển bus AD từ cao đến thấp (hoặc thấp đến cao) và thời gian ngắn sau đó (vài nano giây), tín hiệu bật đầu ra (OE) sẽ chuyển thành từ cao (output) đến thấp (Hi-Z) đầu FPGA xuất hiện đầu ra một nhịp ngắn trước vô hiệu hóa trình điều khiển đầu ra.
Trong trường hợp này, tín hiệu trên bus AD có thể chuông với biên độ lớn vì bus AD đã chuyển thành cao trạng thái trở trở ngay lập tức sau khi chích xung.
Nếu có nhiều tín hiệu AD gần đồng hồ chân đầu vào đang chuông, điều này có thể nói chuyện chéo với chân đầu vào đồng hồ và đối tượng FPGA thể ghi lại mép đồng hồ sai.
Dưới đây là hai cách giải quyết có thể để tránh điều này.
1. Bật tắt tín hiệu OE trước đó để OE giảm xuống trước khi bus AD chuyển đổi.
2. Ngăn bus AD chuyển đổi khi OE từ cao đến thấp.