Sự cố quan trọng
Mô tả
Khi IP cứng Intel® Arria® 10 PCIe* được định cấu hình thành Cổng gốc nếu nó gửi yêu cầu đọc bộ nhớ đến điểm cuối và điểm cuối trả về một gói hoàn thành bị biến đổi, cổng gốc có thể không cập nhật thanh ghi AER và âm thầm thả nó.
Vấn đề này đã được xác định là một lỗi silicon.
Độ phân giải
Để giải quyết vấn đề này, ứng dụng người dùng cần phải nhận thức được giới hạn này và triển khai bộ tính giờ cho các TLP không được đăng ký được gửi trong khi chờ các gói hoàn thành. Logic người dùng sau đó cần phải xác minh giá trị trường chiều dài khớp với độ dài gói thực tế cho các gói hoàn thành được gửi bởi điểm cuối.
Vấn đề này không được lên lịch sẽ được khắc phục trong bản phát hành trong tương lai của phần mềm Intel® Quartus® Prime.