ID bài viết: 000082371 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 22/06/2018

Tại sao IP Intel® Arria® 10 fPLL tạo ra sự chuyển đổi pha sai?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP FPGA Intel® Arria® 10 Cyclone® fPLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do vấn đề với Phần mềm phiên bản Intel® Quartus® Prime phiên bản 17.1, bạn có thể thấy IP fPLL cho Intel® Arria® 10 bộ chuyển đổi pha không chính xác. Nó tạo ra gấp đôi sự chuyển đổi pha mong muốn.

     

     

    Độ phân giải

    Để giải quyết vấn đề này, thiết lập một sự chuyển đổi pha là một nửa những gì bạn yêu cầu.

    Để kiểm tra cài đặt chuyển đổi theo pha, hãy sử dụng lệnh TimeQuest Timing Analyzer "derive_pll_clocks". Nó báo cáo cấu hình phần cứng thực tế.

     

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Arria® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.