ID bài viết: 000082370 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 15/08/2018

Tại sao thông báo cảnh báo hiển thị biên dịch Intel® Quartus® Prime Pro: "Bỏ qua set_max_skew tại alt_e2550_ptp_fifo_top.sdc" khi biên dịch thiết kế FPGA với Intel® FPGA IP Ethernet 25G?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    IP FPGA Intel® Ethernet 25G
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Sự cố quan trọng

Mô tả

Do vấn đề với Ethernet Intel® FPGA IP v18.0 25G và phiên bản cũ hơn, biên dịch thiết kế Intel® Quartus® Prime sẽ hiển thị thông báo cảnh báo: "Bị bỏ qua set_max_skew tại alt_e2550_ptp_fifo_top.sdc" khi được triển khai trong VHDL và với nhiều phiên bản của Ethernet 25G Intel FPGA IP trong thiết kế.

Độ phân giải

Để giải quyết vấn đề này:

Trong tệp alt_e2550_ptp_fifo_top.sdc thay đổi:

TỪ:

đặt inst_list [query_collection -list -all $inst]

foreach each_inst $inst_list {

Để:

foreach_in_collection each_inst_tmp $inst {

đặt each_inst [get_node_info -name $each_inst_tmp]

 

Sự cố này đã được khắc phục bắt đầu Intel® Quartus® Prime Pro phiên bản 18.0.1

Các sản phẩm liên quan

Bài viết này áp dụng cho 2 sản phẩm

FPGA Intel® Stratix® 10 và FPGA SoC
FPGA Intel® Arria® 10 và FPGA SoC

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.