Đọc hoặc ghi Intel® Arria® giá trị đăng ký PCI Express* IP 10 là một phương pháp gỡ lỗi hiệu quả. Thực hiện theo các bước dưới đây để đọc hoặc ghi các giá trị đăng ký trong các Intel® Arria® IP PCI Express 10. Phần đầu tiên hướng dẫn cách bật Điểm cuối chính gỡ lỗi Altera (ADME) trong bộ thu phát Arria 10 Kênh IP PHY riêng, Bộ thu phát Intel Arria 10 Lõi IP ATX PLL và Bộ thu phát fPLL Core Intel Arria 10. Phần thứ hai cho thấy các hoạt động về cách đọc và ghi giá trị thanh ghi với bảng điều khiển hệ Intel® Quartus® Prime phiên bản Pro.
Bật tính năng ADME.
Bộ thu phát Arria 10 IP PHY riêng
1. Bật ADME trong tab Trình chỉnh sửa tham số IP PCI Express (tab Cấu hình, Gỡ lỗi và Tùy chọn Mở rộng)
2. Tạo HDL (trong trình thiết kế Intel Quartus Prime phiên bản Pro, nhấp vào "Tạo --> tạo HDL ...")
Arria lõi IP 10 ATX PLL (Chỉ dành cho Arria chế độ PCI Express IP Gen3 10)
3. Chuyển đến thư mục bao gồm các tệp thiết kế PCI Express do Platform Designer tạo (ví dụ: \altera_pcie_a10_hip_171\synth)
4. Mở tệp 'lcpll_g3xn.v' trong trình soạn thảo văn bản
5. Đặt các tham số sau đây trong khởi tạo ATX/LC PLL (altera_xcvr_atx_pll_a10)
.rcfg_jtag_enable (1),
.dbg_embedded_debug_enable (1),
.dbg_capability_reg_enable (1),
.dbg_stat_soft_logic_enable (1),
.dbg_ctrl_soft_logic_enable (1),
6. Nối dây đồng hồ định cấu hình lại và đặt lại để có cùng một sự tức thì
.reconfig_clk1 (reconfig_clk0),
.reconfig_reset1 (reconfig_reset0),
7. Lưu và đóng tệp 'lcpll_g3xn.v'
Arria lõi IP fPLL 10
8. Mở tệp 'fpll_g3.v' trong trình soạn thảo văn bản
9. Đặt các tham số sau đây trong sự bất ổn fPLL (altera_xcvr_fpll_a10)
.rcfg_jtag_enable (1),
.dbg_embedded_debug_enable (1),
.dbg_capability_reg_enable (1),
.dbg_stat_soft_logic_enable (1),
.dbg_ctrl_soft_logic_enable (1),
10. Cấu hình lại đồng hồ và đặt lại cho cùng một sự tức thì
.reconfig_clk1 (reconfig_clk0),
.reconfig_reset1 (reconfig_reset0),
11. Lưu và đóng tệp 'fpll_g3.v'
12. Bắt đầu biên dịch Quartus
13. Tải xuống SOF
Đăng ký hoạt động đọc và ghi với Bảng điều khiển hệ thống.
1. Bắt đầu Bộ thu phát Quartus Bộ công cụ và Thiết kế tải
2. Kiểm tra các nô lệ được kết nối
% get_service_paths thụ động (danh sách này tất cả các nô lệ bao gồm XCVR, ATX PLL và fPLL)
3. Xác minh thông tin IP cho mỗi chỉ mục thụ động và ghi lại IP được liên kết với chỉ mục
% marker_get_info [lindex [get_service_paths thụ động] 0]
% marker_get_info [lindex [get_service_paths thụ động] 1]
% marker_get_info [lindex [get_service_paths thụ động] 2]
% marker_get_info [lindex [get_service_paths thụ động] 3]
4. Đọc từ/viết vào thanh ghi XCVR hoặc PLL. Khi viết, thực hiện đọc-sửa đổi-ghi. (ví dụ: phần cứng ATX PLL m_counter)
% set s [lindex [get_service_paths slave] 3] # index 3 là ATX PLL
% phụ open_service phụ $s
% set base_addr 0x0000 # được sử dụng để truy cập các kênh bộ thu phát
% set ret [master_read_8 $s [expr $base_addr 0x109*4] 1] # đọc địa chỉ ATX PLL 0x109 (m_counter)
% set ret [expr $ret & ~0xf0 | (0x1
% master_write_8 $s [expr $base_addr 0x109*4] $ret # giá trị sửa đổi ghi
% set ret [master_read_8 $s [expr $base_addr 0x109*4] 1] # xác minh bằng cách đọc lại
Vui lòng tham khảo Intel Arria bản đồ đăng ký bộ thu phát 10 để biết địa chỉ và giá trị thanh ghi hoàn chỉnh.