Làm cách nào để giải quyết các vi phạm về thiết lập và tạm giữ thời gian đối với Bộ thu phát Stratix IV ở chế độ Cơ bản (PMA Direct) nếu tôi sử dụng phần mềm Quartus II phiên bản 9.0SP2?

Altera xác định vấn đề sau đây trong cấu hình Quartus® II 9.0SP2 cho bộ thu phát Stratix® IV cơ bản (PMA Direct).

Các mô hình Thời gian Phần mềm là sơ bộ, có thể dẫn đến vi phạm thời gian cho các thiết kế sử dụng cấu hình chế độ Cơ bản (PMA Direct).  Để giải quyết vấn đề, hãy làm theo các hướng dẫn thiết kế bên dưới.

a) Để đáp ứng các yêu cầu thiết lập và giữ thời gian trên giao diện cấu FPGA thu,
thu nhận dữ liệu song song (rx_dataout) bằng cách sử dụng cạnh dương của xung giờ đã phục hồi (rx_clkout) và thêm các hạn chế đa chu kỳ sau trong tệp SDC.

set_multicycle_path -setup -from [get_registers rx_data_reg*] 0
set_multicycle_path -hold -from [get_registers rx_data_reg*] 0

rx_data_reg là các thanh ghi được sử dụng để thu thập dữ liệu RX từ rx_dataout của RX PMA trong lõi FPGA mềm.

b) Nếu thiết kế đã biên dịch của bạn sử dụng quy trình này cho thấy các vi phạm thời gian (phụ thuộc vào tốc độ thu phát và mức sử dụng logic của bộ thu phát), hãy sử dụng đường biên phủ định của rx_clkout để xung nhịp dữ liệu song song nhận được và loại bỏ các ràng buộc đa chu kỳ nêu trên khỏi tệp SDC.  Để biết thêm thông tin, vui lòng tham khảo Ghi chú ứng dụng AN580 -Hoàn thành thời gian đóng ở chế độ Cơ bản (PMA Direct) (PDF).