ID bài viết: 000082190 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 21/08/2012

Tại sao thiết kế tham chiếu PCI Express sang DDR2 cho Arria® II GX do Intel không biên dịch thành công?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Các lỗi sau đây có thể xuất hiện trong giai đoạn phù hợp khi biên dịch PCIe sang DDR2 cho các Arria® Thiết kế tham chiếu II GX:

Lỗi (176623): Nguồn điều khiển các cổng sau phải giống nhau

Lỗi (176624): Nguồn top_example_chaining_pipen1b_ddr:core|ddr2_sodimm_x64:ddr2_sodimm_x64_inst|ddr2_sodimm_x64_controller_phy:ddr2_sodimm_x64_controller_phy_inst|ddr2_sodimm_x64_phy:ddr2_sodimm_x64_phy_inst|ddr2_sodimm_x64_phy_alt_mem_phy:ddr2_sodimm_x64_phy_alt_mem_phy_inst|ddr2_sodimm_x64_phy_alt_mem_phy_seq_wrapper: seq_wrapper|ddr2_sodimm_x64_phy_alt_mem_phy_seq:seq_inst|seq_mem_clk_disable điều khiển cổng SRESET trên atom top_example_chaining_pipen1b_ddr:core|ddr2_sodimm_x64:ddr2_sodimm_x64_inst|ddr2_sodimm_x64_controller_phy:ddr2_sodimm_x64_controller_phy_inst|ddr2_sodimm_x64_phy:ddr2_sodimm_x64_phy_inst|ddr2_sodimm_x64_phy_alt_mem_phy: ddr2_sodimm_x64_phy_alt_mem_phy_inst|ddr2_sodimm_x64_phy_alt_mem_phy_clk_reset:clk| DDR_CLK_OUT[0].mem_clk_ddio

Lỗi (176624): Cổng ổ đĩa GND nguồn SRESET trên atom top_example_chaining_pipen1b_ddr:core|ddr2_sodimm_x64:ddr2_sodimm_x64_inst|ddr2_sodimm_x64_controller_phy:ddr2_sodimm_x64_controller_phy_inst|ddr2_sodimm_x64_phy:ddr2_sodimm_x64_phy_inst|ddr2_sodimm_x64_phy_alt_mem_phy:ddr2_sodimm_x64_phy_alt_mem_phy_inst|ddr2_sodimm_x64_phy_alt_mem_phy_clk_reset: clk|ddio_mimic

Vấn đề này tồn tại trong Intel® Quartus® phần mềm và IP phiên bản 10.1 trở lên.

Độ phân giải

Để giải quyết lỗi, bạn cần thay đổi tệp ddr2_sodium_x64_phy_alt_mem_phy.v

Tìm tín hiệu "sreset" trong phần khởi arriaii_ddio_in mô-đun:

Thay đổi:

arriaii_ddio_in ddio_mimic,
    .datain     (fb_clk),
    .clk        (measure_clk_2x),
    .clkn       (),
hội đồng translate_off
    .devclrn(),
    .devpor(),
hội đồng translate_on
    .ena        (1\'b1),
    .areset     (1\'b0),
    .sreset     (1\'b0),
    .regoutlo   (),
    .regouthi   (mimic_data_2x),
    .dfflo      ()
);

Để

arriaii_ddio_in ddio_mimic,
    .datain     (fb_clk),
    .clk        (measure_clk_2x),
    .clkn       (),
hội đồng translate_off
    .devclrn(),
    .devpor(),
hội đồng translate_on
    .ena        (1\'b1),
    .areset     (1\'b0),
    .sreset     (seq_clk_disable || ctrl_clk_disable[1]),
    .regoutlo   (),
    .regouthi   (mimic_data_2x),
    .dfflo      ()
);

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Arria® II GX

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.