Do có vấn đề trong bản phát hành phần mềm Quartus® II 14.1, một số hạn chế đối với IP cứng Intel® Arria® 10 cho PCI Express bị thiếu.
Đường dẫn đến tín hiệu pld_clk_inuse_hip_sync thể được đặt là đường dẫn sai.
Để giải quyết vấn đề này, hãy thêm các ràng buộc sau vào tệp ràng buộc cấp cao nhất (.sdc) của bạn sau bất kỳ derive_pll_clocks hướng dẫn nào:
# Hạn chế của chân thử HIP SDC
set_false_path -từ [get_pins -compatibility_mode *hip_ctrl*]
set_false_path -from [get_pins -compatibility_mode *altpcie_a10_hip_pipen1b:altpcie_a10_hip_pipen1b|altpcie_rs_a10_hip:g_soft_reset.altpcie_rs_a10_hip|hiprst*]
set_false_path -to [get_registers *altpcie_a10_hip_pipen1b|pld_clk_inuse_hip_sync]
set_false_path -từ [get_pins -compatibility_mode *|*reset_status_sync_pldclk_r*]
set_false_path -từ [get_registers *altpcie_256_sriov_dma_avmm_hwtcl:apps|altpcierd_hip_rs:rs_hip|app_rstn]
