ID bài viết: 000082147 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 17/04/2015

Làm cách nào để hạn chế thời gian của IP Serial Flash Loader (SFL) trong các thiết bị Cyclone III Cyclone IV?

Môi Trường

  • Trình điều khiển Phần mềm nối tiếp thụ động MicroBlaster™
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Khi lập trình một thiết bị Cấu hình Nối tiếp (EPCS), một thiết bị Cấu hình Quad-Serial (EPCQ) với IP Serial Flash Loader (SFL) trong thiết bị Cyclone® III và Cyclone IV, bạn có thể sử dụng các tính năng sau . Hạn chế SDC để định thời gian chính xác hạn chế SFL.

    Lưu ý rằng bạn cần sửa đổi tên tín hiệu, đường dẫn và thời gian theo thiết kế, thiết bị cấu hình và độ dài theo dõi bo mạch của bạn.

     

    #clock

    derive_clock_uncertainty

    create_generated_clock -name {altera_dclk} -source [get_ports {altera_reserved_tck}] -master_clock {altera_reserved_tck} [get_ports {sfl:inst|altserial_flash_loader:altserial_flash_loader_component|\GEN_ASMI_TYPE_1:asmi_inst~ALTERA_DCLK}]

     

    #constrain JTAG
    set_input_delay -clock altera_reserved_tck 20 [get_ports altera_reserved_tdi]

    set_input_delay -clock altera_reserved_tck 20 [get_ports altera_reserved_tms]

    set_output_delay -clock altera_reserved_tck 20 [get_ports altera_reserved_tdo]

     

    #ASMI cổng

    set_output_delay -add_delay -clock [get_clocks {altera_dclk}] 13.000 [get_ports {sfl:inst|altserial_flash_loader:altserial_flash_loader_component|\GEN_ASMI_TYPE_1:asmi_inst~ALTERA_SCE}]
    set_output_delay -add_delay -clock [get_clocks {altera_dclk}] 8.000 [get_ports {sfl:inst|altserial_flash_loader:altserial_flash_loader_component|\GEN_ASMI_TYPE_1:asmi_inst~ALTERA_SDO}]
    set_input_delay -add_delay -clock [get_clocks {altera_dclk}] 11,000 [get_ports {sfl:inst|altserial_flash_loader:altserial_flash_loader_component|\GEN_ASMI_TYPE_1:asmi_inst~ALTERA_DATA0}]

     

    #Remove đồng hồ theo time Quest

    remove_clock_groups -tất cả

     

    #Set Sai Đường Dẫn

    set_false_path -từ [get_ports {altera_reserved_tck}] đến [get_keepers {sfl:inst|altserial_flash_loader:altserial_flash_loader_component|\GEN_ASMI_TYPE_1:asmi_inst~ALTERA_DCLK}]
    set_false_path -từ [get_keepers {sfl:inst|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM:sfl_inst_enhanced|device_dclk_en_reg}] -đến [get_ports {sfl:inst|altserial_flash_loader:altserial_flash_loader_component|\GEN_ASMI_TYPE_1:asmi_inst~ALTERA_DCLK}]

     

    Độ phân giải

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 4 sản phẩm

    FPGA Cyclone® III LS
    FPGA Cyclone® IV E
    FPGA Cyclone® IV GX
    FPGA Cyclone® III

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.