ID bài viết: 000082089 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 30/10/2018

Tại sao thông báo vi phạm thời gian xung tối thiểu được báo cáo trong quá trình biên dịch IP cứng Intel® Stratix® 10 cho LÕI PCI Express* IP phiên bản 18.1?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP cứng Avalon-MM Intel® Stratix® 10 cho PCI Express*
  • IP cứng Avalon-ST Intel® Stratix® 10 cho PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Do sự cố trong IP cứng Intel® Stratix® 10 cho Lõi PCI Express* IP phiên bản 18.1, bạn có thể quan sát thấy thông báo thông tin vi phạm thời gian xung tối thiểu trong quá trình biên dịch.

     

     

    Độ phân giải

    Thông báo này có thể được bỏ qua một cách an toàn.

    Sự cố này được khắc phục bắt đầu với phiên Intel® Quartus® Prime Phiên bản Phần mềm Pro phiên bản 19.1.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.