ID bài viết: 000082008 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 17/11/2014

Có sự khác biệt nào về hành vi giữa mô phỏng RTL và phần cứng khi triển khai cấu hình lại động Rx CDR PLL bằng phương pháp ghi trực tiếp của thiết bị Stratix® V không?

Môi Trường

    Phiên bản đăng ký Intel®Intel® Quartus® II
    IP FPGA Intel® PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Có, bạn có thể thấy sự khác biệt về hành vi giữa mô phỏng RTL và phần cứng khi triển khai cấu hình lại động Rx CDR PLL bằng phương pháp ghi trực tiếp trong thiết bị Stratix® V.

Độ phân giải

Đối với mô phỏng RTL, bạn có thể viết sự khác biệt trong tệp MIF bằng phương pháp ghi trực tiếp. Đối với phần cứng, toàn bộ tệp Rx CDR PLL MIF phải được ghi.

Các sản phẩm liên quan

Bài viết này áp dụng cho 4 sản phẩm

FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Stratix® V
FPGA Stratix® V GS

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.