ID bài viết: 000081997 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 07/01/2014

Các quy tắc điển hình để chia sẻ PLL Tx giữa các phiên bản thu phát nhiều trên các thiết bị thu phát Stratix V, Arria V và Cyclone V là gì?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Các quy tắc điển hình để chia sẻ PLL Tx giữa các phiên bản thu phát nhiều trên các thiết bị thu phát Stratix® V, Arria® V và Cyclone® V như sau.

  • Tất cả các phiên bản bộ thu phát nhằm chia sẻ PLL Tx phải có đầu vào refclk phổ biến.
  • Tất cả các phiên bản bộ thu phát nhằm chia sẻ PLL Tx phải có tần số Tx PLL VCO (tốc độ dữ liệu cơ bản) phổ biến.
  • Tất cả các phiên bản bộ thu phát nhằm chia sẻ PLL Tx phải có các đầu vào đặt lại Tx PLL phổ biến hoặc tắt nguồn.
  • Tất cả các phiên bản bộ thu phát nhằm chia sẻ Tx PLL phải có bộ điều khiển định cấu hình lại chung.
  • Việc chia sẻ PLLs Tx cho các thiết kế cũng thực hiện cấu hình lại động yêu cầu một tác vụ Quartus® II XCVR_TX_PLL_RECONFIG_GROUP QSF cho mỗi bộ thu phát chia sẻ Tx PLL.

Việc không tuân thủ các yêu cầu trên có thể dẫn đến lỗi Quartus® II No Fit.

Bạn có thể tham khảo sổ tay cụ thể của thiết bị hoặc Userguide PHY IP để biết thêm thông tin.

Các sản phẩm liên quan

Bài viết này áp dụng cho 12 sản phẩm

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.