Sử dụng thuộc tính "keep" để bảo toàn dây liên tục như được hiển thị trong mã dưới đây:
Dành cho VHDL:
tín hiệu const_zero_sig: std_logic;
thuộc tính giữ: tiếng ngòi;
lưu giữ thuộc tính của const_zero_sig: tín hiệu là đúng;
Bắt đầu
const_zero_sig
TRI_PIN
Đối với Verilog:
hệ thống const_zero_sig dây /* tổng hợp giữ */;
gán const_zero_sig = 1\'b0;
gán TRI_PIN = bật? const_zero_sig: 1\'bz;
Vấn đề này được lên lịch sẽ được giải quyết trong bản phát hành phần mềm Quartus II trong tương lai.