ID bài viết: 000081919 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 16/06/2015

Tại sao bộ điều khiển Arria V QDR II và QDRII SRAM của tôi với IP UniPHY thiếu tín hiệu đồng hồ CQn?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả Kiến trúc Arria® V không hỗ trợ một đồng hồ CQ bổ sung. Thay vào đó, cả hai cạnh của đồng hồ CQ đều được sử dụng để ghi lại dữ liệu đọc.

Các sản phẩm liên quan

Bài viết này áp dụng cho 5 sản phẩm

FPGA Arria® V và FPGA SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA SoC Arria® V ST
FPGA SoC Arria® V SX

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.