ID bài viết: 000081916 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 30/06/2014

Lỗi "tốc độ dữ liệu cơ bản PLL" trong bộ thu phát Arria V Bộ thu phát PHY riêng cho lõi PHY PLL

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Trong bản phát hành phần mềm Quartus® II 12.1 của Bộ thu phát Arria® V PHY IP Core riêng, màn hình tệp thiết kế được tạo ra siêu chức năng tốc độ dữ liệu cơ bản vòng lặp khóa pha (PLL) mặc định là 1250 Mbps, bất kể trong cấu hình người dùng "tốc độ dữ liệu cơ bản PLL" trong GUI.

    Độ phân giải

    Vấn đề này đã được khắc phục trong bản phát hành phần mềm Quartus II 13.0.

    Để giải quyết vấn đề này trong bản phát hành phần mềm 12.1 Quartus II, thay đổi giá trị "Tần số đồng hồ tham chiếu" trong GUI từ mặc định "125.0 MHz" cho bất kỳ giá trị nào khác ít nhất một lần trước khi tạo siêu chức năng lõi IP.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Arria® V và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.