ID bài viết: 000081888 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 11/12/2013

Lỗi (175001): Không thể đặt đường dẫn cần thiết để định tuyến tín hiệu từ lõi PLD đến chân I/O

Môi Trường

    Phiên bản đăng ký Intel®Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Bạn có thể thấy lỗi này trong Phần mềm Quartus® II phiên bản 13.0 và 13.1 khi sử dụng Arria® V hoặc Cyclone® V SoC. Lỗi này xảy ra khi bạn sử dụng chân I/O Hệ thống bộ xử lý cứng (HPS) và khởi tạo altLVDS Intel® FPGA IP thiết kế FPGA mới.

Đây không phải là lỗi hợp lệ; không có sự phụ thuộc vào tài nguyên giữa các chân I/O HPS và FPGA I/O chân.

Độ phân giải

Tải xuống bản vá sau để khắc phục lỗi này cho phần mềm Quartus II phiên bản 13.1:

 

Các sản phẩm liên quan

Bài viết này áp dụng cho 4 sản phẩm

FPGA SoC Arria® V ST
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V SX

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.