Mô tả
Do có vấn đề trong phần mềm Quartus® II phiên bản 12.0 SP1 và mới hơn, bạn có thể thấy hai mối quan hệ khác nhau cho đường dẫn thời gian đến cổng altera_reserved_tdo mềm. Sự cố này xảy ra trong các thiết kế Arria® V, Cyclone® V và Stratix® V sử dụng Trình phân tích Logic SignalTap™ II và hạn chế thủ công altera_reserved_tdo cổng.
TimeQuest™ Timing Analyzer báo cáo không chính xác các đường dẫn thời gian từ cả cạnh tăng và cạnh biên phân rập.
Độ phân giải
Vấn đề này đã được khắc phục bắt đầu với phần mềm Quartus II phiên bản 12.1.