Bản dịch địa chỉ sang Avalon®-MM thụ động trên Serial RapidIO® MegaCore sẽ không chính xác khi sử dụng thế hệ VHDL trong Qsys.
Qsys luôn sử dụng vectơ với giới hạn mở rộng thành 0, nhưng Serial RapidIO MegaCore chỉ định địa chỉ xuống còn 2.
Sự cố này không xảy ra khi sử dụng ngôn ngữ Verilog trong Qsys.
Vấn đề này sẽ được khắc phục trong phiên bản phần mềm Quartus® II trong tương lai.