Sự cố quan trọng
Định nghĩa của fixclk
trong phiên bản 11.1 trong PHY
Chương IP Core cho bộ thu phát PCI Express (PIPE)
Hướng dẫn Sử dụng Lõi PHY IP, nói rằng nó phải được kết nối
đến một nguồn đầu vào đồng hồ chạy riêng biệt và miễn phí. Tuy nhiên, phần này tách biệt
đồng hồ là không cần thiết. Bạn có thể xuất phát từ fixedclk
pll_ref_clk
.
Không cần giải quyết. Sự cố này đã được khắc phục trong phiên bản 12.0 của Bộ thu phát Hướng dẫn sử dụng Lõi PHY IP.