ID bài viết: 000081550 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 14/09/2011

Không thể phân tích thời gian TimeQuest cho MAC 10GbE với Ví dụ thiết kế 10GBASE-R PHY trong thiết bị Stratix V

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Khi bạn biên dịch mẫu thiết kế 10GbE MAC với 10GBASE-R PHY trong Stratix V, báo cáo Quartus II TimeQuest Timing Analyzer xảy ra lỗi trong báo cáo phân tích thời gian thiết lập đồng hồ. Nó cũng có thể báo cáo lỗi trong báo cáo phân tích thời gian Clock Hold.

    Vấn đề này ảnh hưởng đến MAC 10GbE với thiết kế 10GBASE-R PHY ví dụ trong Stratix V của bạn.

    Độ phân giải

    Để tránh vấn đề này, hãy làm theo các bước sau trước khi biên dịch ví dụ thiết kế:

    1. Mở tệp ràng buộc SDC trên cùng.sdc trong thư altera_eth_10g_mac_base_r của bạn.
    2. Thêm dòng sau vào tệp:
    set_clock_groups -exclusive -group {clk_50Mhz} -group {*|ch[0].sv_xcvr_10gbaser_native_inst|tx_pll|altera_pll_156M~PLL_OUTPUT_COUNTER|divclk}

    Vấn đề này sẽ được khắc phục trong phiên bản tương lai của 10-Gbps Chức năng Ethernet MAC MegaCore.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Stratix® V

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.