ID bài viết: 000081464 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 02/09/2012

Tại sao tôi thấy cặp đồng hồ mem_k và mem_k_n ở dạng cổng đầu ra không bị hạn chế trong TimeQuest khi tôi triển khai bộ điều khiển dựa trên QDRII SRAM UniPHY?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Quartus® Phần mềm II và IP phiên bản 10.0 báo cáo cặp đồng hồ mem_k và mem_k_n dưới dạng cổng đầu ra không bị hạn chế vì tệp SDC do megawizard tạo ra thiếu set_false_path giới hạn cho cặp đồng hồ.

Thêm ràng buộc f sống động trong tệp SDC để khắc phục sự cố:

đầu cuối { chân } [concat ] {

set_false_path -to [get_ports]

}

 

Vấn đề này sẽ được khắc phục trong phiên bản tiếp theo của phần mềm Quartus II và IP.

Các sản phẩm liên quan

Bài viết này áp dụng cho 4 sản phẩm

FPGA Stratix® III
FPGA Stratix® IV GT
FPGA Stratix® IV GX
FPGA Stratix® IV E

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.