ID bài viết: 000081302 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 25/06/2014

LỖI: CB phát hiện một lỗi CRC giữa các từ 0 và 25000

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Nếu hình ảnh .sof được tải lần đầu tiên vào FPGA (sử dụng sof2flash hoặc JTAG) khi bật nén và Cập nhật CvP, lỗi trên sẽ được nhìn thấy khi hình ảnh lõi thứ hai (.core.rbf) được tải trên PCI Express.

Điều này là do thực tế là các tệp .sof luôn không được nén. Do đó, nếu cấu hình đầu tiên không được nén, khối điều khiển cấu hình FPGA yêu cầu các tệp cấu hình tiếp theo là như nhau.

Độ phân giải Nếu cần có chế độ Cập nhật CvP và nén, hãy đảm bảo rằng hình ảnh đầu tiên được tải vào FPGA sẽ sử dụng nén (sử dụng tệp .pof hoặc .jic khi lập trình thiết bị flash). Đảm bảo rằng các chân MSEL là chính xác cho sơ đồ cấu hình bắt buộc của bạn.

Các sản phẩm liên quan

Bài viết này áp dụng cho 13 sản phẩm

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA SoC Cyclone® V SE

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.