Nếu hình ảnh .sof được tải lần đầu tiên vào FPGA (sử dụng sof2flash hoặc JTAG) khi bật nén và Cập nhật CvP, lỗi trên sẽ được nhìn thấy khi hình ảnh lõi thứ hai (.core.rbf) được tải trên PCI Express.
Điều này là do thực tế là các tệp .sof luôn không được nén. Do đó, nếu cấu hình đầu tiên không được nén, khối điều khiển cấu hình FPGA yêu cầu các tệp cấu hình tiếp theo là như nhau.