ID bài viết: 000081250 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 18/11/2014

Tại sao tùy chọn Hiển thị chân giao diện cứng PCIe trong bộ lập kế hoạch chân cho thiết bị Cyclone V GX (5CGXFC5C6U19A7) đánh dấu MÃ PIN R16 (nPERST0) cho PCIe Hard IP nằm trong ngân hàng bộ thu phát dưới?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong bản cập nhật phần mềm Quartus® II phiên bản 13.1 4 và sau đó là "Hiển thị chân giao diện cứng PCIe" cho Cyclone® V GX (5CGXFC5C6U19A7) hiển thị không chính xác mã PIN R16 (nPERSTL0) khi được liên kết với PCIe® Hard IP nằm trong ngân hàng thu phát dưới.

    Độ phân giải

    Vị trí chân chính xác cho IP cứng nằm trong ngân hàng bộ thu phát dưới là MÃ PIN R17 (nPERSTL1)

    Vấn đề này hiện đang được lên kế hoạch sẽ được khắc phục trong phiên bản phần mềm Quartus II trong tương lai

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Cyclone® V GX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.