Tại sao các cổng reconfig_address_en đông đúc và diễn ra ở trạng thái không xác định khi tôi mô phỏng cấu hình lại động trong các thiết bị Stratix II GX và các thiết bị GX/GT/GZ mới hơn?

Các cổng 'bận' và 'reconfig_address_en' có thể hiển thị hành vi mô phỏng bất ngờ khi khởi động Stratix® II GX và các dòng GX/GT/GZ mới hơn.Có thể thực hiện giải pháp sau để giải quyết vấn đề mô phỏng này.

Khối Bộ điều khiển Cấu hình lại Động có reconfig_clk cổng đầu vào linh động.  Trong mô phỏng, nếu bạn khởi tạo đầu vào reconfig_clk thành giá trị là 1, thì các cổng reconfig_adddress_en bận rộn và có thể chuyển sang trạng thái không xác định (giá trị x). Sự cố này xảy ra ở cả mô hình VHDL và Verilog.

Ví dụ: mã Verilog sau đây sẽ gây ra hành vi này.

bắt đầu ban đầu

reconfig_clk = 1'b1; đồng hồ bắt đầu ở tốc độ logic cao

Cuối

luôn bắt đầu

    #< thời gian ép xung/2> reconfig_clk = ~reconfig_clk;

Cuối

Để giải quyết vấn đề này, khởi tạo dữ liệu reconfig_clk đầu vào thành giá trị 0 trong băng ghế kiểm tra mô phỏng.