ID bài viết: 000081145 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 20/07/2016

Tôi có thể chọn tần số DCLK cho các thiết bị phụ khi sử dụng sơ đồ cấu hình Active Serial (AS) nhiều thiết bị trong các thiết bị 28nm không?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Không, khi sử dụng sơ đồ cấu hình AS nhiều thiết bị trong các thiết bị Stratix® V, Arria® V và Cyclone® V, xung nhịp 12,5 MHz luôn được sử dụng cho DCLK của thiết bị phụ, trong khi bạn có thể chọn xung nhịp 12,5, 25, 50 hoặc 100 MHz cho DCLK của thiết bị chính.

Độ phân giải

Khi sử dụng sơ đồ cấu hình AS nhiều thiết bị trong các thiết bị Stratix® V, Arria® V và Cyclone® V, xung nhịp 12,5 MHz luôn được sử dụng cho DCLK của các thiết bị phụ.

Các sản phẩm liên quan

Bài viết này áp dụng cho 14 sản phẩm

FPGA SoC Cyclone® V SX
FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX
FPGA Arria® V GX
FPGA Cyclone® V GT
FPGA Arria® V GT
FPGA Arria® V GZ
FPGA Cyclone® V E
FPGA Cyclone® V GX
FPGA SoC Arria® V ST
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.