ID bài viết: 000081064 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 11/09/2012

Làm cách nào để gán một tiêu chuẩn I/O LVDS trong phần mềm thiết kế Quartus II cho các máy phát vi phân (vi phân psuedo) không chuyên dụng trong các thiết bị Cyclone III và Stratix III?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Có 2 bài tập LVDS trong phần mềm thiết kế Quartus® II cho các chân vi phân không chuyên dụng, "LVDS_E_1R" chỉ cho các thiết bị Stratix® III và "LVDS_E_3R" cho cả thiết bị Stratix III và Cyclone® III.

Thiết bị LVDS_E_1R là một giải pháp đòi hỏi một điện trở bên ngoài và LVDS_E_3R là một giải pháp yêu cầu ba điện trở bên ngoài. Để biết thêm thông tin về các giải pháp điện trở bên ngoài này, hãy tham khảo tính năng I/O của thiết bị Stratix III (PDF) và Giao diện vi phân tốc độ cao trong thiết bị Cyclone III (PDF).

Ngoài ra còn có thêm thông tin về các bài tập này trong phần mềm Trợ giúp Quartus II.  Trong chỉ mục trợ giúp, vào "tiêu chuẩn I/O" và chọn "danh sách".

Các sản phẩm liên quan

Bài viết này áp dụng cho 2 sản phẩm

FPGA Stratix® III
FPGA Cyclone® III

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.