Một số địa chỉ đăng ký lõi IP 40-100GbE độ trễ thấp không khớp với Hướng dẫn sử dụng

Một số thanh ghi trong lõi IP 40-100GbE Độ trễ thấp là có sẵn tại các địa chỉ thực tế không khớp với địa chỉ được ghi lại trong MAC Ethernet MAC 40 và 100-Gbps Độ trễ thấp và PHY MegaCore Hướng dẫn sử dụng chức năng.

Vị trí thực tế của thanh ghi mô-đun thống kê TXSTAT_NAME_2 TX không phải 0x84E

Vị trí thực tế của thanh ghi mô-đun thống kê RXSTAT_NAME_2 RX không phải 0x94E

Vị trí thực tế của thanh ghi mô-đun TX_PTP_CLK_PERIOD PTP không phải 0xA01

Vị trí thực tế của thanh ghi mô-đun TX_PTP_TOD PTP không thể 0xA02 thể 0xA04

Vị trí thực tế của mô-đun TX_PTP_STATUS PTP là 0xA05

Vị trí thực tế của mô-đun RX_TP_CLK_PERIOD PTP là 0xB01

Để giải quyết vấn đề này, hãy sử dụng địa chỉ thực tế được liệt kê trong sự thấthất này để truy cập vào các thanh ghi này. Một số trong những thực tế này các vị trí được ghi lại để giữ các thanh ghi đầu hoặc biến thể lõi IP chuỗi mã định danh. Cho đến khi vấn đề này được khắc phục, không sử dụng các vị trí cho các mục đích được chỉ ra trong hướng dẫn sử dụng.

Sự cố này đã được khắc phục trong phiên bản 14.0 của Độ trễ thấp 40- và chức năng Ethernet MAC và PHY MegaCore 100-Gbps.