ID bài viết: 000080992 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 06/01/2017

Tại sao HPS JTAG của tôi không hoạt động, nhưng JTAG của FPGA hoạt động?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Thiết bị FPGA JTAG không yêu cầu nguồn đồng hồ ngoài ngoài đồng hồ TCK. Tuy nhiên, HPS JTAG yêu cầu nguồn xung giờ ngoài được lấy ra từ chân EOSC1.  Cổng Truy cập Gỡ lỗi (DAP) sử dụng dbg_clk tạo ra từ xung nhịp khi kiểm soát HPS JTAG.

Độ phân giải

Để giải quyết vấn đề này, hãy đảm bảo chân EOSC1 có nguồn xung xung ngoài và đặt trình quản lý đồng hồ cung cấp dbg_clk cho DAP.

Các sản phẩm liên quan

Bài viết này áp dụng cho 5 sản phẩm

FPGA SoC Arria® V ST
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX
FPGA SoC Arria® V SX

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.