Mô tả
Do sự cố trong phiên bản phần mềm Intel® Quartus® Prime Pro phiên bản 20.1, bạn có thể thấy thông báo lỗi này khi thiết kế của bạn có ba điều kiện tiếp theo:
- Thiết kế có một phiên bản của trình phân tích logic Signal Tap hoặc Nguồn và Đầu dò trong hệ thống với việc truyền đồng bộ.
- Một cổng đồng hồ trong thiết kế được đặt tên theo quy ước đặt tên clk_. Ví dụ: clk_100.
- Số lượng đồng hồ trong thiết kế lớn hơn giá trị được đại diện bởi các .
Độ phân giải
Để tránh vấn đề này, hãy xác minh các tên được sử dụng trong thiết kế cho các cổng đồng hồ và tránh quy ước đặt tên clk_< điều chỉnh >.
Sự cố này đã được khắc phục bắt đầu với phiên Intel® Quartus® mềm Prime Phiên bản Pro phiên bản 20.2.