thiết bị Arria® II GX sử dụng cùng một lược đồ kết nối với thiết bị Stratix® IV GX cho ALTVDS_RX và ALTLVDS_TX năng lớn khi sử dụng chế độ PLL ngoài. Bạn có thể tham khảo Giao diện LVDS với phần Bật Tùy chọn Sử dụng PLL Ngoài trong Giao diện I/O vi phân tốc độ cao và DPA trong Stratix IV (PDF)để được hướng dẫn.
Lưu ý, ví dụ chuyển đổi pha được sử dụng trong phần này giả định đồng hồ và dữ liệu được căn chỉnh ở các chân của FPGA. Đối với các mối quan hệ đồng hồ khác, Altera khuyên bạn nên tạo ALTLVDS_TX xử lý ALTLVDS_RX công suất lớn hơn mà không sử dụng tùy chọn PLL ngoài. Đặt sự thay đổi pha bạn yêu cầu trong siêu chức năng tương ứng, sau đó lưu ý cài đặt chuyển pha và chu kỳ nhiệm vụ cho ba đồng hồ đầu ra PLL trong Báo cáo biên dịch phần mềm Quartus® II - Bộ chỉnh - Phần tài nguyên - Sử dụng PLL. Khi bạn đã có sự chuyển đổi pha và cài đặt chu kỳ nhiệm vụ chính xác cho tham số hóa của mình, bạn có thể triển khai chế độ PLL ngoài trong thiết kế của mình và nhập giá trị chu kỳ pha và chu kỳ công suất cho mỗi đồng hồ đầu ra dựa trên các giá trị bạn đã ghi chú trước đó từ báo cáo Sử dụng PLL.