Do vấn đề với mô hình mô phỏng Altera PLL trong phiên bản phần mềm Quartus® II 12.0 trở lên, PLL areset
có thể không khóa được trong mô phỏng nếu cổng không cao khi bắt đầu mô phỏng.
Vấn đề này ảnh hưởng đến mô phỏng cấp cổng và RTL cho các thiết kế nhắm Stratix® V, Arria® V và Cyclone® V.
Để tránh vấn đề này, hãy đảm bảo rằng mô phỏng bằng cách sử dụng Altera PLL bắt đầu với thiết areset
lập cao.
Sự cố này đã được khắc phục bắt đầu với phần mềm Quartus II phiên bản 12.0 SP1.