ID bài viết: 000080855 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 23/01/2020

Tại sao độ trễ đăng ký trạng thái điều khiển (CSR) không nhất thiết trong quá trình đọc xen kẽ giữa bộ đếm thống kê TX và RX trong Ethernet Intel® FPGA IP tốc độ gấp ba hoạt động ở chế độ tốc độ 10Mbps?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Sự cố quan trọng

Mô tả

Do sự cố trong phần mềm Intel® Quartus® Prime phiên bản 19.1 và 19.2, độ trễ CSR không nhất trí sẽ được quan sát thấy trong các lần đọc xen kẽ giữa các bộ đếm thống kê TX và RX trong Ethernet Intel® FPGA IP tốc độ gấp ba hoạt động trong chế độ tốc độ 10Mbps.

Độ phân giải

Để giải quyết vấn đề này, hãy thêm khoảng thời gian hơn 1300ns giữa bất kỳ bộ đếm thống kê đường dẫn Tx nào được đọc vào bộ đếm thống kê đường dẫn Rx đọc.

 

Sự cố này đã được khắc phục từ Intel® Quartus® Prime Pro phiên bản 19.3.

Các sản phẩm liên quan

Bài viết này áp dụng cho 3 sản phẩm

FPGA Intel® Cyclone® 10 GX
FPGA Intel® Arria® 10 và FPGA SoC
FPGA Intel® Stratix® 10 và FPGA SoC

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.