ID bài viết: 000080840 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 23/05/2019

Tại sao tôi không thể tạo IP cứng E-Tile 2 hoặc 3 kênh cho IP Intel® Stratix® 10 FPGA Ethernet khi biến thể lõi "1 đến 4 10GE/25GE với RSFEC tùy chọn" hoặc "100GE hoặc 1 đến 4 10GE/25GE với biến thể lõi RSFEC và 1588 PTP tùy chọn được chọn ...

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP cứng E-tile cho IP FPGA Intel® Ethenet
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Do sự cố trong phần mềm Intel® Quartus® Prime phiên bản 19.1, số lượng kênh được phép tạo khi sử dụng IP cứng E-Tile cho IP Ethernet Intel® Stratix® 10 FPGA khi "1 đến 4 10GE/1 25GE với RSFEC tùy chọn" hoặc "100GE hoặc 1 đến 4 10GE/25GE với biến thể lõi RSFEC và 1588 PTP tùy chọn được chọn và bật "Bật AN/LT" không chính xác giới hạn ở chỉ 1 hoặc 4 cấu hình kênh.

    Độ phân giải

    Sự cố này đã được khắc phục bắt đầu từ phiên bản 19.2 của phần mềm Intel® Quartus® Prime.

    Tối đa (4) kênh sau đó sẽ được cho phép cho các cấu hình IP này khi "Bật AN/LT" đã được chọn.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 3 sản phẩm

    FPGA và FPGA SoC Intel® Agilex™ 7 Chuỗi F
    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.