Do lập bản đồ địa chỉ không chính xác của logic bộ định tuyến được tạo ra bởi công cụ Trình thiết kế nền tảng Intel® Quartus® Prime Pro, IP cứng Intel® Stratix® 10 PCIe* Avalon®-MM với thiết kế ví dụ bộ điều khiển mô tả bên ngoài sẽ treo khi có hơn 8 trình mô tả được lập trình.
Để giải quyết vấn đề này, hãy sửa thủ công các tệp RTL được tạo bởi Intel® Quartus® Prime Pro Platform Designer:
1. Tìm kiếm *altera_merlin_router*.sv trong không gian làm việc của dự án và tìm các tập tin được hiển thị dưới đây:
.. /altera_merlin_router_xxx/sim/altera_merlin_router_xxx (luồng mô phỏng)
.. /altera_merlin_router_xxx/syn/altera_merlin_router_xxx (quy trình triển khai)
2. Mở từng tập tin để xác nhận xem các dòng sau có tồn tại hay không, sau đó sửa đổi chúng cho phù hợp:
Dòng gốc nên là:
//-------------------------------------------------------
Tìm ra số lượng bit cần che cho mỗi khoảng nô lệ
trong quá trình giải mã địa chỉ
//-------------------------------------------------------
localparam PAD0 = log2ceil(64'h2000 - 64'h0);
localparam PAD1 = log2ceil(64'h1000100 - 64'h100000);
localparam PAD2 =log2ceil(64'h1002100 - 64'h1002000);
Thay đổi thành:
//-------------------------------------------------------
Tìm ra số lượng bit cần che cho mỗi khoảng nô lệ
trong quá trình giải mã địa chỉ
//-------------------------------------------------------
localparam PAD0 = log2ceil(64'h2000 - 64'h0);
localparam PAD1 = log2ceil(64'h1001000 - 64'h100000);
localparam PAD2 = log2ceil(64'h1003000 - 64'h1002000);
3. Chạy mô phỏng hoặc biên dịch lại.